Logo

회원가입로그인 ENGLISH naver youtube  
search 

  제목 작성자 작성일 조회
공지 SS28 & SF28 자주 하는 질문 김연태 23.05.15 3603
공지 각종 라이센스 관련 문의를 올리기 전에 필독 하시기 바랍니다 선혜승 16.05.11 4825
공지 EDA Tool 관련 질문은 전부 공개로 전환 하고자 합니다. 관리자 14.10.13 2306
26791 [한양대]IDEC 메일 공지 발송 기준 관련 문의 이송준 25.02.18 5
26790 [전남대-아카데미] 설계강좌/초중급/이론+실습/Verilog를 이용한 디지털 시스템 설.. 조효원 25.02.18 2
26789 CDB to OA conversion 관련하여 질문드립니다. 양승록 25.02.18 3
26788   ┗[답변] CDB to OA conversion 관련하여 질문드립니다. 조인신 25.02.18 1
26787 [본센터] [Cadence] Virtuoso Layout Editor를 이용한 Connectivity Driven Custom .. 정우형 25.02.17 5
26786   ┗[본센터] [답변] [Cadence] Virtuoso Layout Editor를 이용한 Connectivity Driven .. 전우숙 25.02.17 5
26785 [부산대] 강의평가/퀴즈 관련 문의드립니다. 김성근 25.02.17 5
26784   ┗[부산대] [ 캠퍼스][답변] 강의평가/퀴즈 관련 문의드립니다. 윤성심 25.02.17 3
26783 EDA Tool Application 2025-01 변경수 25.02.17 18
26782   ┗[답변] EDA Tool Application 2025-01 정재희 25.02.17 18
26781 SF28-2301 결과보고서 확인 요청 감동윤 25.02.16 20
26780   ┗[답변] SF28-2301 결과보고서 확인 요청 이의숙 25.02.17 20
26779 [전남대-아카데미] Verilog를 이용한 디지털 시스템 설계 추가신청 문의 김지현 25.02.16 8
26778   ┗[전남대-아카데미] [ 캠퍼스][답변] Verilog를 이용한 디지털 시스템 설계 추가신청.. 채보라 25.02.17 10
26777 [전남대-아카데미] [전남대] Verilog를 이용한 디지털 시스템 설계 온라인 증원 문의 이시형 25.02.16 19
26776   ┗[전남대-아카데미] [ 캠퍼스][답변] [전남대] Verilog를 이용한 디지털 시스템 설계.. 채보라 25.02.17 6
26775 [부산대-아카데미] 부산대 Verilog 강의 온라인 증원 문의 이시형 25.02.16 26
26774 GPDK에서의 LVS와 DRC 체크 조근호 25.02.14 11
26773   ┗[답변] GPDK에서의 LVS와 DRC 체크 조인신 25.02.14 17
26772 [MPW 신청] 제출되지 않은 결과보고서가 있습니다. 박은빈 25.02.14 24
1 2 3 4 5 6 7 8 9 10 1340
 
통합 검색어