|
시스템수준 언어 : SystemC & System Verilog
최근 시스템반도체(SoC)가 디지털시스템의 핵심이 되면서 ‘시스템’이라는 개념을 바꾸고 있다. 하드웨어와 소프트웨어, 다양한 기능의 주변장치들 결합과 통신 등 시스템의 복잡한 사양을 작성하고 모델링, 설계 및 검증수행을 RTL수준에서 진행하기에는 그 복잡도를 다루기가 매우 어렵다. 이에 ‘시스템수준’이라고 하는 RTL보다 좀 더 높은 추상화 수준에 적합한 언어에 의해 각 과정을 진행할 필요가 있다. 본 고에서는 시그널, 이벤트, 인터페이스 등과 객체지향개념을 지원하는 SystemC와 SystemVerilog에 대해 간단히 살펴보고자 한다. (관련기사 P04~06 참조)
병렬 링크 설계 연구동향
고화질 멀티미디어 응용과 시스템의 다기능화의 지속적인 요구로 칩 간의 고속 인터페이스 기술은 계속해서 새롭게 발전하고 있다. 고속 인터페이스 기술의 연구는 케이블을 이용한 직렬 링크와 PCB 상의 짧은 전송을 기본으로 하는 병렬 링크로 구분되어 연구되고 있다. 직렬 링크는 고비용 미세공정과 비교적 많은 전력을 사용하여 넓은 대역폭을 갖는 구리 혹은 광케이블을 통한 20Gb/s 이상의 속도를 달성하기에 이르렀으며, 병렬 링크는 비용 및 저전력과 병렬화의 사이에서 최적의 해답을 위해 다양한 구조로 시도되며 발전하고 있다. 본 고에서는 병렬 링크의 최근 연구 동향에 대해서 살펴보고자 한다. (관련기사 P08~10 참조)
Millimeter-Wave Phased Array System
우리 사회는 1990년대 중반 이후의 인터넷 시대를 거쳐, 이제는 유비쿼터스 멀티미디어 (ubiquitous multimedia) 시대에 들어섰다. 언제 어디서나 원하는 정보를 단순한 텍스트가 아닌 멀티미디어 동영상으로 접하고 있으며, 더 나아가 증강현실 기법을 통해 현실 세계의 공간적 제한을 넘어서려는 시도가 이루어지고 있다. 기술적인 측면에서 살펴보면, 더 많은 정보의 더 빠른 전송을 요구하는 시대이다. 본 원고에서는 Millimeter-Wave Phased Array System에 대해 알아보고자 한다. (관련기사 P12~P14 참조)
생산성을 고려한 설계
모바일 Application Processor와 공정의 미세화는 반도체 업계뿐만 아니라 주식시장에서도 초미의 관심사가 되고 있다. 모바일 CPU를 석권하고 있는 ARM의 CPU 개발 일정에서 알 수 있듯이 공정의 미세화는 고성능과 저전력 구현을 위한 필수 기반기술이다. 생산성을 고려한 설계를 주로 Layout 설계관점에서 다루었는데, DFM 규칙은 생산자에 의해 주도되므로 설계자 입장에서는 DFM의 효과 보다는 적용의 용이성에 더 관심을 갖게 된다. 본 고에서는 생산성을 고려한 설계에 대해 살펴보고자 한다. (관련기사 P16~P19 참조)
|
전항기 (jh****)
인쇄 
180.png
통권180호.pdf