| 센터명 | 강의형태 | 강의제목 | 강의일자 /신청기간 |
상태 |
|---|---|---|---|---|
| 본센터 | 대면 | [Cadence] 저전력 설계의 이해 및 EDA 기반 검증 (Conformal) |
2026-05-28 ~ 2026-05-28 2026-04-27 ~ 2026-05-21 |
신청중  |
| 본센터 | 대면 | [Synopsys] UPF와 PMK를 이용한 저전력(Multi-Voltage) 디지털 회로의 PnR 및 검증(Back-End) |
2026-05-19 ~ 2026-05-20 2026-04-21 ~ 2026-05-14 |
신청중 |
| 본센터 | 대면 | [Synopsys] UPF와 PMK를 이용한 저전력(Multi-Voltage) 디지털 회로의 합성 및 검증(Front-End) |
2026-05-07 ~ 2026-05-08 2026-04-14 ~ 2026-04-28 |
마감 |
| 본센터 | 온라인 | [MathWorks] 알고리즘에서 하드웨어 구현까지- MATLAB 기반 HDL 설계 및 검증 원스톱 실습 (MATLAB, Viva.. |
2026-04-28 ~ 2026-04-29 2026-03-30 ~ 2026-04-22 |
마감 |
| 본센터 | 대면 | [Siemens] AFS(Analog FastSPICE)로 배우는 SPICE시뮬레이션 이해와 실습 (AFS) |
2026-04-24 ~ 2026-04-24 2026-03-30 ~ 2026-04-21 |
마감 |
| 본센터 | 대면 | [Siemens] 반도체 IC 레이아웃 검증을 위한 Calibre rule 작성 (Calibre) |
2026-04-16 ~ 2026-04-17 2026-03-16 ~ 2026-04-13 |
마감 |
| 본센터 | 대면 | [Cadence] 디지털 프론앤드 RTL 기반 디지털 설계 합성 방법 (Genus) |
2026-04-13 ~ 2026-04-14 2026-03-16 ~ 2026-04-08 |
마감 |
| 본센터 | 대면 | [Synopsys] 반도체 Logic설계 시뮬레이션 & 효율적인 디버깅 방법론을 위한 VCS/Verdi Training (VCS / V.. |
2026-04-09 ~ 2026-04-10 2026-03-17 ~ 2026-04-06 |
마감 |
| 본센터 | 대면 | [Cadence] RF용 IC 및 PCB 디자인 설계자를 위한, Filter 및 Power Amplifier 설계 및 해석 (AWR) |
2026-04-06 ~ 2026-04-07 2026-03-09 ~ 2026-04-01 |
마감 |
| 본센터 | 대면 | [Cadence] Package/Board SI simulation engineer를 위한 3D FEM Solver (Sigrity) |
2026-03-12 ~ 2026-03-12 2026-02-09 ~ 2026-03-06 |
마감 |
| 본센터 | 대면 | [Siemens] Aprisa로 배우는 디지털 설계 Place & Route 기초 및 실습 (Aprisa) |
2026-03-05 ~ 2026-03-06 2026-02-09 ~ 2026-02-27 |
마감 |
| 본센터 | 대면 | RISC-V CPU 소개 및 FPGA 구현 |
2026-02-25 ~ 2026-02-27 2026-01-26 ~ 2026-02-20 |
마감 |
| 본센터 | 대면 | [Cadence] ADE 및 Spectre를 이용한 Analog Full Custom 설계 방법 (Spectre) |
2026-02-11 ~ 2026-02-12 2026-01-19 ~ 2026-02-06 |
마감 |
| 본센터 | 대면 | RF Transceiver 설계 |
2026-02-05 ~ 2026-02-06 2026-01-15 ~ 2026-02-02 |
마감 |
| 본센터 | 대면 | XMODEL을 활용한 고속인터페이스 모델링 및 시뮬레이션 |
2026-02-03 ~ 2026-02-04 2026-01-15 ~ 2026-01-30 |
마감 |
| 본센터 | 대면 & 온라인 | 통신 및 정보 이론 기초 |
2026-01-28 ~ 2026-01-30 2025-12-29 ~ 2026-01-23 |
마감 |
| 본센터 | 대면 | [Cadence] Virtuoso Layout Editor를 이용한 Connectivity Driven Custom Layout (Virtuoso) |
2026-01-26 ~ 2026-01-27 2025-12-29 ~ 2026-01-21 |
마감 |
| 본센터 | 대면 | [Siemens] 반도체 Layout 기생소자 추출을 위한 Calibre Xrc (Calibre) |
2026-01-22 ~ 2026-01-23 2025-12-29 ~ 2026-01-19 |
마감 |
| 본센터 | 대면 & 온라인 | 100Gb/s급 디지털 인터페이스 회로 설계 |
2026-01-15 ~ 2026-01-16 2025-12-15 ~ 2026-01-09 |
마감 |
| 본센터 | 대면 | [Siemens]실습 중심 메모리 테스트 구현 및 검증 프로세스 (Tessent MemoryBIST) |
2025-12-22 ~ 2025-12-23 2025-11-24 ~ 2025-12-17 |
마감 |