| 센터명 | 강의형태 | 강의제목 | 강의일자 /신청기간 |
상태 |
|---|---|---|---|---|
| 본센터 | 대면 | Finesim |
2017-08-24 ~ 2017-08-25 2017-07-24 ~ 2017-08-21 |
폐강 |
| 본센터 | 대면 | FPGA-based Hardware-Acceleration for Machine-Learning/Deep-Learning |
2017-08-22 ~ 2017-08-23 2017-08-02 ~ 2017-08-17 |
마감 |
| 본센터 | 대면 | 저전력 반도체 설계 구현 검증 |
2017-08-16 ~ 2017-08-18 2017-07-17 ~ 2017-08-11 |
마감 |
| 본센터 | 대면 | Xilinx ZYNQ Device 설계 교육(1차) |
2017-08-09 ~ 2017-08-11 2017-07-10 ~ 2017-08-07 |
마감 |
| 본센터 | 대면 | HDL Debugging Training(Verdi) |
2017-08-07 ~ 2017-08-08 2017-07-07 ~ 2017-08-03 |
마감 |
| 본센터 | 대면 | Star RC |
2017-08-03 ~ 2017-08-04 2017-07-06 ~ 2017-07-31 |
마감 |
| 본센터 | 대면 | IC Compiler 사용법 및 활용예 |
2017-07-31 ~ 2017-08-02 2017-06-30 ~ 2017-07-28 |
마감 |
| 본센터 | 대면 | PrimeTime 사용법 및 활용예 |
2017-07-26 ~ 2017-07-28 2017-06-26 ~ 2017-07-24 |
마감 |
| 본센터 | 대면 | DFT Compiler 사용법 및 활용예 |
2017-07-24 ~ 2017-07-25 2017-06-26 ~ 2017-07-16 |
폐강 |
| 본센터 | 대면 | Design Compiler 사용법 및 활용예 |
2017-07-17 ~ 2017-07-19 2017-06-16 ~ 2017-07-14 |
마감 |
| 본센터 | 대면 | Low Power Flow |
2017-07-20 ~ 2017-07-21 2017-06-20 ~ 2017-07-12 |
폐강 |
| 본센터 | 대면 | Incisive Verilog simulation |
2017-07-14 ~ 2017-07-14 2017-06-13 ~ 2017-07-12 |
폐강 |
| 본센터 | 대면 | SystemVerilog Testbench |
2017-07-11 ~ 2017-07-13 2017-06-12 ~ 2017-07-07 |
마감 |
| 본센터 | 대면 | 반도체 개발 실무 기본 과정 |
2017-07-10 ~ 2017-07-11 2017-06-05 ~ 2017-07-07 |
마감 |
| 본센터 | 대면 | Mixed Analog Layout |
2017-07-04 ~ 2017-07-07 2017-06-05 ~ 2017-07-06 |
마감 |
| 본센터 | 대면 | AMBA AXI 기반 IP 설계와 검증 |
2017-06-20 ~ 2017-06-22 2017-05-11 ~ 2017-06-19 |
마감 |
| 본센터 | 대면 | Xilinx ISE를 활용한 FPGA 설계 실습 |
2017-05-24 ~ 2017-05-26 2017-04-17 ~ 2017-05-23 |
마감 |
| 본센터 | 대면 | TCAD Sentaurus Basic + TCAD Sentaurus Post-Basic(1) |
2017-05-10 ~ 2017-05-12 2017-04-11 ~ 2017-05-08 |
마감 |
| 본센터 | 대면 | [IDEC 연구원 교육]리눅스 기초 및 설계환경 구축 자동화 |
2017-05-08 ~ 2017-05-08 2017-04-06 ~ 2017-05-07 |
마감 |
| 본센터 | 대면 | Calibre DRC/LVS and LVS debug |
2017-04-26 ~ 2017-04-28 2017-03-15 ~ 2017-04-25 |
마감 |
1 ◀ 11 12 13 14 15 16 17 18 19 20 ▶ 26