| 센터명 | 강의형태 | 강의제목 | 강의일자 /신청기간 |
상태 |
|---|---|---|---|---|
| 한양대 | 온라인 | 공대생이 알아야 할 경제 경영 기초 2 |
2020-10-12 ~ 2020-10-12 2020-09-24 ~ 2020-10-07 |
마감 |
| 한양대 | 온라인 | 공대생이 알아야 할 경제 경영 기초 1 |
2020-10-05 ~ 2020-10-05 2020-09-17 ~ 2020-10-01 |
마감 |
| 한양대 | 온라인 | Reinforcement learning : theory and algorithms |
2020-09-28 ~ 2020-09-28 2020-09-07 ~ 2020-09-24 |
마감 |
| 한양대 | 온라인 | 인공지능 반도체 최적화 및 응용 |
2020-09-21 ~ 2020-09-21 2020-09-07 ~ 2020-09-18 |
마감 |
| 한양대 | 온라인 | 단계별로 시작하는 아두이노 기초 |
2020-08-28 ~ 2020-08-29 2020-08-12 ~ 2020-08-26 |
마감 |
| 한양대 | 온라인 | NPU (Neural Processing Unit)의 이해 |
2020-08-17 ~ 2020-08-17 2020-08-01 ~ 2020-08-13 |
마감 |
| 한양대 | 온라인 | 라즈베리 파이와 클라우드 컴퓨팅 기술을 이용한 IoT 디바이스 개발 |
2020-08-12 ~ 2020-08-13 2020-07-27 ~ 2020-08-06 |
마감 |
| 한양대 | 온라인 | Verilog HDL 중고급 이론 및 디지털 설계 |
2020-08-10 ~ 2020-08-11 2020-07-27 ~ 2020-08-06 |
마감 |
| 한양대 | 온라인 | 인공지능 가속을 위한 컴퓨터 구조 및 시스템 |
2020-08-07 ~ 2020-08-07 2020-07-22 ~ 2020-08-02 |
마감 |
| 한양대 | 온라인 | 차세대 딥러닝 시스템 설계를 위한 하드웨어-알고리즘 공동 최적화 |
2020-08-05 ~ 2020-08-05 2020-07-22 ~ 2020-08-02 |
마감 |
| 한양대 | 온라인 | Verilog 기초 |
2020-07-11 ~ 2020-07-18 2020-06-22 ~ 2020-07-08 |
마감 |
| 한양대 | 온라인 | FPGA를 활용한 AI 연산효율증대 |
2020-06-06 ~ 2020-06-13 2020-05-18 ~ 2020-05-31 |
마감 |
| 한양대 | 대면 | 인공신경망 하드웨어 가속기 구조/ Neural Network Hardware Accelerator Architecture |
2020-05-15 ~ 2020-05-29 2020-04-22 ~ 2020-05-09 |
마감 |
| 한양대 | 대면 | SoC 설계 및 차량용 반도체 개발 방법론/SoC Design and Automotive SoC Design Methodology |
2020-05-22 ~ 2020-05-22 2020-04-22 ~ 2020-05-07 |
마감 |
| 한양대 | 대면 | TensorFlow 기반 딥러닝의 이해/Deep Learning with TensorFlow |
2020-05-02 ~ 2020-05-09 2020-04-13 ~ 2020-04-29 |
마감 |
| 한양대 | 대면 | 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 |
2020-02-04 ~ 2020-02-05 2020-01-15 ~ 2020-01-31 |
마감 |
| 한양대 | 대면 | Verilog HDL 중고급 이론 및 디지털 설계 |
2020-01-07 ~ 2020-01-08 2019-12-19 ~ 2020-01-03 |
마감 |
| 한양대 | 대면 | AI architecture design |
2019-11-01 ~ 2019-11-08 2019-10-11 ~ 2019-10-29 |
마감 |
| 한양대 | 대면 | 딥러닝 가속기 기초 및 최적화 설계 |
2019-10-23 ~ 2019-10-30 2019-10-01 ~ 2019-10-21 |
마감 |
| 한양대 | 대면 | C/C++ 알고리즘 디자인으로부터 Verilog RTL을 구현/생성할 수 있는 Mentor Catapult High Level Synthes.. |
2019-10-02 ~ 2019-10-07 2019-09-25 ~ 2019-10-01 |
마감 |