| IP명 | Layout Generator와 Device Sizing Algorithm을 활용한 고속 ADC 자동 설계 | ||
|---|---|---|---|
| Category | Mixed | Application | Analog to Digital Converter |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 800MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2301 |
| IP개요 | 본 논문은 현재까지 대부분 수동으로 설계되고 있는 high-speed ADC를 자동 설계로 구현할 수 있는 기법에 대해 소개한다. 아날로그 회로는 공정기술의 빠른 성장에도 불구하고 비효율적인 수동설계 방식을 취하고 있다. 이를 자동 설계로 구현하여 반복되는 회로 수정과 레이아웃 설계에 대한 부담을 줄이고자 한다. 기존 설계 자동화 연구는 레이아웃 자동생성과 device sizing을 각각 분리하여 연구되었다. 본 논문에서는 layout 자동생성과 device sizing 알고리즘을 하나의 프레임워크에서 통합하여 고속 ADC의 no-human-in-loop 설계를 구현한다. 구현한 프레임워크에 netlist와 회로의 목표성능치를 입력하면 트랜지스터, 커패시터, 저항 등과 같은 device의 parameter를 결정하고 해당하는 레이아웃을 생성한다. 이를 통해 설계자의 부담과 process migration에 대한 비효율성을 감소시킬 수 있다. |
||
- 레이아웃 사진 -
|
|||