| IP명 | A Fully Asynchronous Digital-LDO with Adaptive Mode-Transition Control for Fast-Transient Response | ||
|---|---|---|---|
| Category | Analog | Application | Processor |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.1/1.8V |
| IP유형 | Hard IP | 동작속도 | 2GHz |
| 검증단계 | Simulation | 참여공정 | SS28-2302 |
| IP개요 | LDO는 작은 면적과 깨끗한 출력전압을 이점으로 최근 고성능 프로세서, 저전력 프로세서 및 SoC 등에서 활발하게 사용되고 있다. Chip면적과 전력소모의 효율적인 설계를 위해 SoC에 LDO가 집적화 되기도 하는데 최근 공정이 점점 미세화 되고 있음에 따라, 기존의 Analog-LDO는 미세공정의 낮은 VDD에서 설계가 까다롭기 때문에 SoC 집적화에 어려움이 있다. 반면에 Digital-LDO는 미세 공정의 이점을 활용하여 보다 좋은 성능을 가질 수 있으며 SoC집적화도 용이하다. 하지만 Digital-LDO의 경우 빠른 과도 응답을 위해선 빠른 주파수의 CLK이 필요하게 되는데 이는 큰 전력소모를 야기한다. 제안하고자 하는 Digital LDO는 CLK을 사용하지 않는 Event-Driven기반의 Asynchronous Digital-LDO이다. 과도응답상태에서 Digital Pass Gate(DPG)의 On/Off 속도는 CLK의 주파수에 의존하는 것이 아닌 Controller의 Logic Delay에 의존하게 됨으로써 굉장히 빠른 속도로 출력전압 Regulation이 가능하다. 또한 Adaptive Mode-Transition Control(AMTC)을 통해 정상상태에서는 Controller의 Logic Delay를 느리게 하여 전력소모를 낮출 수 있다. LPP Logic Process가 제공하는 낮은 VDD와 작은 사이즈의 Transistor를 활용하여 제안하는 Digital System의 동작속도와 전력효율의 개선을 기대할 수 있을 것이다. |
||
- 레이아웃 사진 -
|
|||