| IP명 | 고성능 시리얼 인터페이스 향 클럭킹 회로 설계 | ||
|---|---|---|---|
| Category | Analog | Application | High-speed wireline interface |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | 동작속도 | 10GHz | |
| 검증단계 | Silicon | 참여공정 | SS28-2301 |
| IP개요 | 고속 interface 회로 설계는 AI반도체가 급부상함과 동시에 메모리 산업의 중요한 해결과제이다. 이에 따라, 고속 저전력 송신회로와 수신회로를 설계하였다. 송신 회로인 TX에서는, 기존 1과 0을 주고 받는 NRZ 방식이 아닌, 한번에 2bit 씩 통신이 가능한 PAM4 통신 기법으로써 동작하도록 하였다. 또한 통신 Channel에서 발생할 ISI를 보상하기 위해서 Equalizing 기법으로 Feed Forward Equalizer 기술을 사용하였다. 이외에 PRBS 생성기 및 Serializer 도 동시에 설계되어있다. 수신회로인 RX에서는, CTLE와 Decision Feedback Equalizer 를 설계하여, channel로 부터 손실된 데이터를 복원하도록 한다. | ||
- 레이아웃 사진 -
|
|||