| IP명 | Low Power Pipeline ADC using TC-ADC | ||
|---|---|---|---|
| Category | Analog | Application | Sensor |
| 실설계면적 | 3.8㎛ X 1.9㎛ | 공급 전압 | 3.3/1.8V |
| IP유형 | Hard IP | 동작속도 | 1MHz |
| 검증단계 | Silicon | 참여공정 | MS180-1605 |
| IP개요 | 최근 휴대용 무선 통신 시스템은 높은 해상도와 넓은 대역폭을 요구하는데 전력 소비량은 극히 제한적이다. 이러한 흐름에 따라서 최근 SAR 또는 Pipeline 아날로그 디지털 변환기가 널리 사용되고 있다. Pipeline 구조는 높은 샘플링 주파수를 가지지만 전력소모량이 큰 gain stage amp가 필요하기 때문에 전력소모량이 비교적 높다. 반면 SAR 구조는 디지털 요소의 비중이 높고 gain stage가 없기 때문에 저전력 설계가 가능하지만 낮은 샘플링 주파수와 고해상도에 따른 DAC 면적으로 인한 단점이 있다. 따라서 이러한 단점을 보완하고자 두 가지 구조를 결합하여 pipelined SAR 구조를 사용 할 경우 DAC 크기를 줄이고 전력 소모를 줄일 수 있다. 또한 sub ADC를 내부에서 offset을 만들어 내는 TC-ADC를 사용하여 각 bit-cycle마다 DAC settling을 생략하여 속도 및 전력소모를 향상 시킬 수 있다. |
||
|
- 레이아웃 사진 -
|
|||