| IP명 | Hardware Prefetch를 지원하는 프로세서 개발 | ||
|---|---|---|---|
| Category | Digital | Application | 프로세서 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Soft IP | 동작속도 | 100MHz |
| 검증단계 | FPGA | 참여공정 | SS65-1601 |
| IP개요 | 기존에 설계된 프로세서의 성능 개선과 운영체제 지원을 대비하여, 메모리 지연시간을 감추기 위한 prefetcher와 운영체제 지원을 위한 TLB가 구현된 프로세서를 설계하였다. Prefetcher를 통해 메모리 성능에 제한받는 프로세서의 성능을 개선하였고, 운영체제 지원을 위해서 가상 주소와 물리주소를 변환해주는 TLB를 구현하였다. |
||
|
- 레이아웃 사진 -
|
|||