| IP명 | Speedx2 Clock Circuit using XOR Gate | ||
|---|---|---|---|
| Category | Analog | Application | BOST |
| 실설계면적 | 2.35㎛ X 2.35㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 1.6GHz |
| 검증단계 | Simulation | 참여공정 | DB110-1401 |
| IP개요 | 메모리 테스트 시, 메모리에 일정 테스트 신호를 주고 메모리들로부터 출력된 데이터가 서로 일치하면 데이터 “0”(PASS)을 발생하는 것을 특징으로 하고, 출력된 데이터가 서로 다르면 데이터 “1”(FAIL)을 발생하는 것을 특징으로 한다. 그렇기 때문에 BOST 회로 기술 구현을 하기 위하여 XOR 회로 설계의 필요성이 제기된다. 관련 기술 논문 수집 및 분석을 통하여 한 가지의 구조가 아닌 여러 가지의 형태의 XOR 회로의 설계를 예상하고 진행 중에 있다. 아래의 그림은 현재 연구 계획 중인 XOR 회로이며, 출력 앞단에 버퍼 회로를 함께 구성하였다. | ||
|
- 레이아웃 사진 -
|
|||