
IP명 | CMOS 기반 전압모드 cross shape 홀 센서 설계 및 특성분석 | ||
---|---|---|---|
Category | Analog | Application | 센서신호처리용 |
실설계면적 | 3㎛ X 3㎛ | 공급 전압 | 1.8V |
IP유형 | Hard IP | 동작속도 | 1MHz |
검증단계 | Simulation | 참여공정 | MS180-1801 |
IP개요 | 홀 센서 감도가 최상인 0.18um CMOS 공정으로 제작한 홀 플레이트의 구조를 분석한다. 모델의 구조를 설명하고 홀 플레이트의 중요한 물리적 효과를 기본식으로 분석한다. 십자모양의 홀 플레이트는 여러가지 기하도형에서 가장 효과적으로 홀 오프셋을 줄이는 기하도형이다. 매트랩을 사용하여 십자형 모델 홀 플레이트의 폭과 길이의 최적 비율을 도출하였다. 십자형 홀 플레이트 폭과 길이는 각각 10um, 4um로 설계하였다. 설계된 홀 플레이트는 COMSOL Multiphysics을 사용하여 3차원 모델 시뮬레이터에서 1.25um(두께)와 1mA의 바이어스 전류 그리고 자기장 B의 매개변수에서 2차원 시뮬레이션 하였다. 시뮬레이션에 필요한 각 변수에 대한 설명을 같이 기술하였다. 시뮬레이션을 통하여 얻은 결과는 Cadence 환경에서 시뮬레이션을 위해 Verilog-A로 구현할 수 있는 값을 제공한다. | ||
- 레이아웃 사진 -
|