| IP개요 |
본 MPW에서는 차등 전력 분석 (DPA) 공격에 대응하기 위한 기법을 제안한다. 반도체 칩 외부로 유출되는 전력소모를 칩 자체에서 차단하기 위하여, 칩 내부에 hiding 기법 중 하나인 power switching countermeasure 회로를 구현하여, DPA 공격이 불가능하게 만들고자 한다. 다양한 대응 기법의 효과를 확인하기 위하여, 동일한 AES 암호알고리즘에 다양한 countermeasure 회로를 적용할 예정이다. 본 설계는 Magna/ Hynix 0.18μm CMOS 공정이며, 1.8V 전원 전압 및 10 MHz 동작 주파수를 갖는 아날로그-디지털 혼성회로이다. 암호 모듈은 일반적인 semi-custom 설계로 진행하고, countermeasure 는 full-custom으로 설계한다. 설계된 칩은 countermeasure 적용 전후에 따라 DPA 공격 결과를 비교하고자 한다. 제안하는 기법의 회로는 countermeasure를 포함하여 1,000μm 1,000μm 의 면적을 가질 것으로 예상된다. |
