| IP명 | 실시간 명령어 디코딩으로 레지스터 파일의 가변형 클럭게이팅을 이용한 저전력 마이크로프로세서 | ||
|---|---|---|---|
| Category | Digital | Application | 저전력 마이크로프로세서 |
| 실설계면적 | 0.483㎛ X 0.478㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 20MHz |
| 검증단계 | Simulation | 참여공정 | MS180-1402 |
| IP개요 | 본 회로는 실시간 명령어 디코딩으로 레지스터 파일의 가변형 클럭게이팅을 이용한 저전력 프로세서임. 메모리는 Core에 넣지 않았기 때문에 FPGA의 Instruction Memory에서 명령어(1)받고 수행을 하며, 명령어가 수행되는 동시에 Program Counter 값은 다음에 수행할 명령어(2)를 가리키고 명령어(1)이 수행되는 동안 명령어(2)를 디코딩 한다. 디코딩 방법은 Single-Operand(ex. call), Double-Operand(ex. mov), Jump(ex. jmp)의 크게 3가지의 타입으로 명령어 맵에 의해 분류하고 3개의 각각 타입의 세부 명령어들과 Register 모드인지, 어떤 Register를 사용하는지를 디코딩 한다. 이 때 Register File의 16개의 레지스터 중 General Register가 8개(4~11번) 이므로 이를 detection 하여 enable 신호를 할당하고 해당하는 레지스터 파일에 인가되는 클럭을 enable 신호에 의한 클럭게이트 모듈에 결합하여 차단한다. 클럭게이트 모듈은 Latch와 And 게이트로 구성되어 있어 명령어(2)가 먼저 디코딩되었더라도 명령어(1)의 수행되고 있는 동작에는 영향을 주지 않는다. 이 방법으로 General Register 8개 전부에 클럭이 인가되어 불필요한 전력이 소비되는 것을 필요한 클럭만 인가되어 수행하고 그만큼의 전력만 소비할 수 있게 회로 구성을 하였다. |
||
|
- 레이아웃 사진 -
|
|||