| IP명 | 5G 통신을 위한 Ka-band CMOS 전력증폭기 설계 | ||
|---|---|---|---|
| Category | Analog | Application | Amplifier |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 28.5Hz |
| 검증단계 | Silicon | 참여공정 | SS65-1803 |
| IP개요 | 신청서는 27.5-28.5 GHz 대역에서 동작하는 전력 증폭기를 설계한다 . 본 신청서의 전력 증폭기는 Input 및 Output 단에서 반사를 최소화하기 위하여 최적화된 Input 및 Output balun을 설계하고 설계하고 Common-source source source source source 구조로 설계가 진행된다. 또 회로의 안정적인 동작을 위하여 Neutralizing capacitor를 추가로 사용하고 Capacitance 변화에 따라 전력증폭기의 성능에 미치는 영향을 검증한다. | ||
- 레이아웃 사진 -
|
|||