| IP명 | 3rd-order single bit discrete-time delta-sigma modulator | ||
|---|---|---|---|
| Category | Analog | Application | ADC |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 12.8MHz |
| 검증단계 | Silicon | 참여공정 | MS180-1902 |
| IP개요 | 0.18 μm 설계공정을 이용하여 12.8 MHz의 샘플링 레이트로 동작하는 고해상도 델타-시그마 모듈레이터를 제작한다. 제작하는 델타-시그마 모듈레이터는 1.8 V 공급전압 조건으로 동작하며, 25 kHz 신호대역에서 100 dB 이상의 signal-to-noise ratio (SNR)을 목표로 한다. 추가적으로 100 dB 이상 성능의 PGA를 설계한다. |
||
|
- 레이아웃 사진 -
|
|||