Logo

회원가입로그인 facebook naver

IP Library

홈 | MPW / CDC | IP Library

"한국 반도체산업의 경쟁력"

IDEC에서 설계인력양성의 발판을 마련하겠습니다.

IP명 Current Reduction in NAND Flash Operation
Category Mixed Application Memory
실설계면적 3000㎛ X 2800㎛ 공급 전압 3V
IP유형 Hard IP 동작속도 50MHz
검증단계 Silicon 참여공정 HM-1903
IP개요 본 IP는 낸드 플래시의 워드 라인 전압 공급용 승압 시스템의 전력 감소를 목적으로 Charge Pump system with Variable Current Drivability와 전하 보상 레귤레이터로 구성하여 구간 별로 차지 펌프 모드와 선형 레귤레이터 모드로 동작한다.
차지 펌프 모드는 워드 라인용 전압 VPASS를 생성하기 위한 과도 상태로, 최대 전력 효율을 가지도록 VPASS별로 차지 펌프를 배치하고 각각 스테이지 수를 조정한다. 다만 차지 펌프 분할 시 전류 구동 능력이 감소하는데, 낸드 플래시는 동작에 따라 1개의 VPASS가 담당하는 워드 라인 부하가 달라져 전류 구동 능력 보강이 필요하다. 제안한 전류 구동 능력 가변 차지 펌프 방식은 별도의 VPP 생성용 차지 펌프를 배치하여 워드 라인 부하에 따라 VPP의 전류 구동 능력을 향상 시켰다. 선형 레귤레이터 모드는 VPASS가 정상 상태에서 전하 보상 레귤레이터를 사용하는 모드이다. 기존 승압 시스템은 차지 펌프 비교기와 고전압 레귤레이터로 전압을 정류 하는데, 제안한 전하 보상 레귤레이터로 대체하고, 고전압 레귤레이터의 공급 전압인 차지 펌프 전압에 비해 전류 효율이 좋은 VDD를 사용하여 대기 전력을 줄였다. 제안한 전하 보상 레귤레이터의 에러 앰프는 차지 펌프 모드에서는 전압 비교기로 사용되고, 선형 레귤레이터 모드에서는 에러 앰프로 사용되는데 이는 정상 상태에서 워드 라인에 공급되는 전압 리플이 없는 정류를 하기 위함이다.
- 레이아웃 사진 -