| IP명 | Addition-only-FFE TX 검증을 위한 Peripheral 회로 | ||
|---|---|---|---|
| Category | Mixed | Application | BERT |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 100MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2501 |
| IP개요 | Addition-only FFE TX를 구동하기 위해서 pattern generator를 on-chip에 내장하는 것이필요하다. 이에 따라 on-chip pattern generator의 검증이 필요하다. 따라서, addition-only FFE TX에 내장될 BERT와 해당 BERT를 테스트할 checker를 포함한 IP이다. |
||
- 레이아웃 사진 -
|
|||