IP명 고성능 Fused Multiply-Add(FMA)를 사용한 AI 가속기 설계 Category Analog Application AI 가속기 실설계면적 1754㎛ X 3557㎛ 공급 전압 1.8V IP유형 동작속도 200Hz 검증단계 Silicon 참여공정 SF028-2501 IP개요 DOUBLE BUFFURING SYSTOLIC ARRAY을 이용한 MATRIX 연산 가속기 - 레이아웃 사진 -
