| IP개요 |
본 회로는 32Gbps TX가 통합된 7 GS/s 7-bit time-interleaved ADC임. 입력 버퍼와 통합된 각 서브 ADC는 875 MS/s SAR 구조로, 외부 클럭을 온칩 DCDL로 분주한 8위상 클록을 사용하여 스큐를 정밀 제어함. 각 서브 ADC는 split monotonic switching 기법과 on-chip reference buffer를 적용해 비교기 성능을 강화하고 리플 및 면적을 최소화했으며, 통합된 32Gbps TX는 4-phase clock을 활용하여 데이터를 병렬 처리하며 configurable 3-tap FFE로 채널 손실을 보상하여 깨끗한 eye diagram을 확보함. 일반적인 ADC 측정 방식과 달리 full-speed 데이터 전송을 지원해 off-chip 처리를 용이하게 함. 응용 분야로는 PCIe Gen 5/6 및 초고속 이더넷용 SerDes, 데이터센터용 PAM4 광 트랜시버 프론트엔드, 차세대 계측 장비의 데이터 수집 모듈 등이 있음. |
