| IP개요 |
고속의 데이터를 전송하는 GDDR5와 LPDDR4에서 발생할 수 있는 스큐 보상회로의 문제는 크게 두 가지로 설명할 수 있다. 첫 번째는 스큐를 보상해주기 위해 트레이닝 모드에서는 DRAM에서 BOST로 클록을 보내어 각 핀마다 발생하는 스큐를 계산하게 되는데 이 때 BOST로 전송되는 클록는 수백 MHz로 저속의 신호이다. 이 클록으로 스큐를 트레이닝 모드에서 지연 라인으로 보상을 해주더라도 트레이닝 모드가 끝난 이후 고속의 신호들이 들어왔을 때는 각 핀마다 power drop의 차이가 생기게 된다. 이 차이는 스큐를 보상해주기 위해 사용된 Delay line의 지연 값을 바꾸게 되고, 이로 인해 고속 데이터 전송 시 스큐 보상이 정해진 스펙보다 크게 되는 문제가 발생하게 된다. 두 번째 문제는 PLL의 대역폭 안쪽의 주파수 성분을 가지고 있는 노이즈(in-band noise)들은 클록의 지터 성분으로 존재하게 되는데 핀의 수가 많은 상태에서 순차적으로 스큐를 보상해 줄 때 걸리는 시간이 수 ms로 클 경우 in-band noise로 인하여 핀 간에 정렬이 어긋날 수 있다. 핀과 핀 사이의 정렬이 제대로 이루어 지지 않았기 때문에 스큐는 제대로 보상될 수 없다. 이 문제를 해결하기 위해 BOST De-skew 회로를 설계한다. |
