| IP명 | 고용량 메모리 시스템의 백그라운드 임피던스 보정 알고리즘 및 전압 조절기법을 활용한 이중루프 보정회로 개발 | ||
|---|---|---|---|
| Category | Mixed | Application | Memory |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8, 1V |
| IP유형 | Hard IP | 동작속도 | 2GHz |
| 검증단계 | Simulation | 참여공정 | SF28-2301 |
| IP개요 | 28nm Fully DepletedSilicon on Insulator (FD-SOI) 공정을 활용하여 다중 다이(Multi-Die) 시스템에서의 임피던스 보정 (ZQ Calibration) 알고리즘과 빠른 임피던스 보정시간 확보를 위한 전압조절 이중루프 임피던스 보정 회로를 제안하고자 한다. 다중 다이 임피던스 보정 알고리즘은 ZQ 핀 하나만을 공유하는 다중 다이 메모리 솔루션에서 추가적인 통신 핀없이 다이별 백그라운드 임피던스 보정을 가능하게 하여,별도의 명령어 입력시간 및 보정시간 (tZQCS) 확보 없이도 전압과 온도 변화에 따른 신호 무결성 (Signal Integrity) 이 유지될 수 있도록 한다. 전압 조절 이중루프 임피던스보정 회로는 IVC 드라이버를 이용해 프리드라이버의 전압을 먼저 보정하여 LTT (Low-Tapped-Termination) 모드의 풀업 (Pull-Up) 과 풀다운 (Pull-Down) 드라이버의 강도변경 코드 수를 줄일 수 있게 만들며 이를 바탕으로 전체 임피던스 보정 시간을 단축한다. |
||
- 레이아웃 사진 -
|
|||