| IP명 | Neural SoC C2 | ||
|---|---|---|---|
| Category | Analog | Application | Neural Network SoC |
| 실설계면적 | 3㎛ X 2㎛ | 공급 전압 | 1.2/2.5V |
| IP유형 | Hard IP | 동작속도 | 50MHz |
| 검증단계 | Silicon | 참여공정 | HM-2203 |
| IP개요 | 본 IP는 Deep Neural Network의 대표적 구조로 가장 많이 사용되고 있는 Convolutional Neural Network 가속기 SoC의 전력소모를 획기적으로 감소시킬 수 있는 새로운 구조의 Analog-Digital Mixed Signal (혼성신호) Convolutional Neural Network에 대한 연구결과이다. 초저전력 Convolution Filter를 가능하게 하는 Analog Multiplier and Accumulator 회로를 구현하여, Analog-Digital Mixed-Signal (혼성신호) CNN SoC를 통합 개발하는 것으로 목표로 하였다. 이 IP에 존재하는 Analog Convolutional filter회로는 기존의 Digital Convolution filter와 비교하였을 때 60%의 전력소모 감소 달성하였다. |
||
- 레이아웃 사진 -
|
|||