| IP명 | Reconfigurable Noise-Shaping SAR ADC and a High Efficiency LDO with Low Supply Voltage for PIM Application | ||
|---|---|---|---|
| Category | Mixed | Application | ADC, LDO |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 200MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2301 |
| IP개요 | 회로 설계된 2가지 회로는 PIM(Process-In-Memory) application을 목표로 제작됨 1. ADC - Bandwidth(BW)와 resolution을 가변함으로써 하나의 ADC로 PIM 동작 상황에 적합하게 동작할 수 있도록 제작됨 1) Training: high resolution, low BW 2) Inference: low resoultion, high BW - 1st order Noise shaping SAR ADC (NS-SAR) 구조를 이용해 5bit/ 8bit resolution 목표로 설계를 구현함 - Full chip 내에서는 1 Core, 1 Test block으로 구성됨 2. LDO - Low drop out volatge를 위해 NMOS pass transistor와 switched capacitor 기반 charge pump를 이용 - Low input voltage를 이용해 아날로그 방식으로 regulation하면서 디지털 방식 대비 regulation 정확도를 높이고 전력 손실을 줄임 - Full chip 내에서는 3 Core로 구성됨 |
||
- 레이아웃 사진 -
|
|||