| IP명 | PLL / Low Jitter PLL with Precise Lock Detector | ||
|---|---|---|---|
| Category | Analog | Application | Analog IP |
| 실설계면적 | 1200㎛ X 2500㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 200MHz |
| 검증단계 | Silicon | 참여공정 | DB180-2201 |
| IP개요 | Time-to-Voltage circuit을 이용하여 PLL의 Lock point를 정확히 포착하고, 이러한 특성을 활용하여 Charge Pump의 전류를 조정, Lock 이후의 Jitter의 감소를 목표로 한다. 그러므로 Target Frequency에 대해 Phase Noise가 줄어들게 된다. | ||
- 레이아웃 사진 -
|
|||