| IP개요 |
최근 다양한 정보기기가 필요로 하는 데이터 양이 급겨깋 증가해서 기기와 기기간 interconnect throughput이 크게 증가하고 있으며, 인공지능을 포함한 다양한 클라우드 서비스의 확대로 인해 data center내 server 및 storage device 간 interconnect의 중요도가 날로 증가하고 있다. 이러한 고속 interconnect system의 구현을 위해서는 저전력 초고속 SerDes IC를 반드시 필요로하는데 이러한 수요로 인해 본 연구실은 고속 기기와 기기간 연결을 원할하게 가능하게하는 회로 및 시스템을 시뮬레이션, 칩 제작 실험의 단계로 구현하는 것을 목표로 한다. 여기에는 최근 100Gbps급 interconnect를 달성하기 위한 T-Coil, PAM4 Signaling, AFE, DFE등 다양한 고도의 기술이 필요하다. 이를 검증하기 위해 본 연구실에서는 IDEC 22년 전반기 MPW에 회로 설명서에 기술한 내용대로 MPW를 진행한다. |
