IP명 | Push-Push 구조를 이용한 transceiver | ||
---|---|---|---|
Category | Analog | Application | Frequency multipler and LNA |
실설계면적 | 5㎛ X 2㎛ | 공급 전압 | 3.3V |
IP유형 | Firm IP | 동작속도 | 0.7G, 2.1GHz |
검증단계 | Simulation | 참여공정 | MS350-1602 |
IP개요 | 통신 시스템 송신단에서 사용되는 체배기는 믹서에 비해서 시스템의 크기를 줄이며 간단한 회로 구성을 통해 안정적인 체배된 주파수 신호를 만들 수 있는 장점을 갖고 있다. 이러한 장점을 위해 본 Push-Push 구조 Trpler를 설계 및 제작을 한다. 또한 추가적으로 수신단에서 사용되는 LNA를 설계하였다. | ||
- 레이아웃 사진 - |