| IP명 | Counter ADC | ||
|---|---|---|---|
| Category | Analog | Application | ADC |
| 실설계면적 | 5㎛ X 5㎛ | 공급 전압 | 1.8 / 5.0V |
| IP유형 | Hard IP | 동작속도 | 1MHz |
| 검증단계 | Silicon | 참여공정 | DB180-2301 |
| IP개요 | Counter Analog to Digital Converter는 집적회로를 사용하여 아날로그 신호를 디지털화하는 유형이며 집적 회로는 연산증폭기를 사용하여 설계된다. 이 유형에서는 Op-Amp를 R-2R Ladder DAC로 사용하여 기준 전압을 생성한다. 전압의 출력을 비교기 회로를 사용하여 아날로그 입력과 비교하여 디지털 출력을 생성한다.이를 설계하기 위해 Second-stage CMOS Operational Amplifier를 이용할 것이다. 이 Amp를 이용하여 입력 신호를 Discrete time으로 받는 R-2R DAC를 설계할 것이다. Quantization을 위한 1bit-ADC로 입력 신호를 Clock에 따라 동작하는 Comparator를 사용할 것이다. 최종적으로 위 회로들을 이용해 Counter Analog to Digital Converter를 제작할 것이다. |
||
- 레이아웃 사진 -
|
|||