| IP명 | High Speed Hybrid FSAR Architecture | ||
|---|---|---|---|
| Category | Mixed | Application | General |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8V |
| IP유형 | Soft IP | 동작속도 | 50MHz |
| 검증단계 | Silicon | 참여공정 | SS65-1502 |
| IP개요 | 전통적으로 Flash ADC는 고속 어플리케이션으로 많이 사용되어 왔다. 하지만 Flash ADC의 경우 해상도에 따라서 면적과 전력소모가 지수적으로 증가하는 단 점이 있다. 게다가 다수의 Comparator는 서로의 Mismatch를 야기하는 단점을 가 지고 있다. 이에 반해 최근 고속 어플리케이션에 적용하기 위한 TI-SAR(Time Interleaved Successive Approximation Register) ADC가 활발히 연구 중에 있 다. TI-SAR 구조의 경우 N배의 속도에 따라 N배의 전력소모가 증가하는 선형적 관계를 가지고 있고 저전력 구조를 가지므로 단일 Flash ADC에 비해 장점이 있 다.본 연구에서는 기존의 FATI-SAR 구조의 ADC에서 Flash와 SAR가 변형 된 hybrid ADC 구조를 제안 한다. |
||
|
- 레이아웃 사진 -
|
|||