| IP명 | Voltage Latched Sense Amplifier with Slow Rise Time Control and Body Biasing Techniques | ||
|---|---|---|---|
| Category | Analog | Application | Memory |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 100MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2301 |
| IP개요 | 본 IP인 voltage latched sense amplifier with body biasing (BB-VLSA)는 SA enable time 증가시 differential signal injection 증대 효과로 인해 sensing margin이 증가하기 때문에 기존 VLSA 대비 추가적인 transistor size 증가 없이 offset voltage를 감소시킬 수 있다. | ||
- 레이아웃 사진 -
|
|||