| IP명 | 고속 데이터 신호처리를 위한 연속시간 델타-시그마 모듈레이터 | ||
|---|---|---|---|
| Category | Analog | Application | 통신용 IC |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 5400000Hz |
| 검증단계 | Silicon | 참여공정 | MS180-1504 |
| IP개요 | 연속시간 델타-시그마 모듈레이터에서 발생하는 clock jitter와 excess loop delay로 인한 noise 증가문제를 보완하는 모듈레이터이다. Excess loop delay로 feedback DAC 신호의 적분양이 변형되는 것을 추가적인 feedback path를 통하여 보상해준다. Excess loop delay를 보상하기위한 추가적인 feedback path를 quantizer앞에서 적분기의 출력과 더해지도록 회로를 구성할 수 있다. 그러나 summing amplifier의 추가로 인해 전력소모가 늘어나게 된다. 본 제안서에서 설계하고자하는 연속시간 델타-시그마 모듈레이터는 latch를 이용한 1/2 period delay를 feedback path에 추가함으로써 미분된 신호를 만들어 적분기 앞에 인가한다. 따라서 summing amplifier 추가로 인한 전력소모가 발생하지 않고 회로설계가 간단해진다. | ||
|
- 레이아웃 사진 -
|
|||