| IP명 | 저전력 에러 검출 및 교정을 이용한 파이프라인 프로세서 | ||
|---|---|---|---|
| Category | Analog | Application | 프로세서 |
| 실설계면적 | 1.95㎛ X 1.95㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 300MHz |
| 검증단계 | Silicon | 참여공정 | SS65-1501 |
| IP개요 | 휴대폰이나 매우 많은 수의 CPU 코어를 사용하는 데이터 서버 등 에너지 소모가 중요시되는 새로운 응용제품들이 중요하게 되면서 에너지 효율성이 디지털 회로 설계시 중요한 설계 변수가 되고 있다. 따라서 에너지 효율성을 높이기 위한 여러 가지 연구들이 활발히 진행되고 있는데, 그중에서 낮은 공급전압을 사용하는 방법이 가장 유망한 대안 중 하나로 떠오르고 있다. 그러나 공급전압을 낮출 시 트랜지스터의 소자 변수들이 공정 변화 (process variation)에 따라 매우 민감하게 변화하는 단점이 있어 디지털 회로의 타이밍의 변화를 예측하기가 더욱 힘들어진다. 따라서 저전압 회로의 경우, 높은 공급전압을 쓰는 전통적인 디지털 시스템에 비해 전체적인 동기화를 위한 타이밍 마진(Timing margin)을 더 크게 주어야 하게 된다. 결과적으로 이러한 타이밍 마진을 확보하기 위해서는 원래 원했던 공급 전압 값보다 더 높은 값을 사용하여야 하여 그만큼 전력소모가 늘어나게 된다. | ||
|
- 레이아웃 사진 -
|
|||