Logo

회원가입로그인 facebook naver youtube  
search 

IP Library

홈 | MPW / CDC | IP Library

"한국 반도체산업의 경쟁력"

IDEC에서 설계인력양성의 발판을 마련하겠습니다.

IP명 An External Capacitorless Low-Dropout-Regulator With High PSR at All Frequencies From 10 kHz to 1 GHz
Category Analog Application LDO for low noise SoC
실설계면적 4㎛ X 1.2㎛ 공급 전압 1.2V
IP유형 Hard IP 동작속도 1GHz
검증단계 Silicon 참여공정 HM-2001
IP개요 고속 통신에 대한 수요가 커지면서, low noise clock generator 가 많이 사용되고 있음. 이러한 clock generator 에 low noise 전압을 공급하기 위해 capacitor 를 크게 달아 PSRR을 향상시킨 LDO가 많이 사용 되었으나, SoC에 집적하기엔 많은 면적을 차지한다는 문제가 있었음.

현재까지 많은 capacitor-less and high PSRR LDO 들이 제안되었으나, 여전히 한계점이 있으므로, 본 Tapeout은 기존 구조들의 한계점을 극복하는 아이디어를 검증하고자 진행하였음
- 레이아웃 사진 -