| IP명 | Mixed-Signal Matrix-Multiplication Unit with eDRAM/SRAM for Energy-Efficient DNN Accelerators | ||
|---|---|---|---|
| Category | Mixed | Application | DNN Accelerators |
| 실설계면적 | 4㎛ X 2㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 100MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2101 |
| IP개요 | 본 설계는 IDEC MPW 삼성 28nm 공정에 기반한 심층 신경망 가속기에 사용되는 혼성 신호 Matrix Multiplication Unit (MMU)에 대한 것이다. Embedded DRAM (eDRAM) 및 SRAM에서 적용가능한 MMU를 혼성 신호로 구현함으로써 기존의 디지털 방식에 비해 낮은 전력 소모를 얻는 것이 목표이다. 이를 위해 저전력 analog-to digital converter (ADC), digital-to-analog converter (DAC) 뿐만아니라 SRAM과 eDRAM 등의 구현이 필요하다. Core Size는 1.5mm x 3mm로 예상되며, 이에 따른 peripheral을 고려하여 총 면적은 약 2mm x 4mm가 될 것으로 예상된다. 공급 전압은 1V 이며 최대 동작 주파수는 1~2GHz 이다. 본 설계는 mixed-signal circuit으로 아날로그 및 디지털 회로가 모두 사용될 예정이다. |
||
- 레이아웃 사진 -
|
|||