Logo

회원가입로그인 facebook naver youtube  
search 

IP Library

홈 | MPW / CDC | IP Library

"한국 반도체산업의 경쟁력"

IDEC에서 설계인력양성의 발판을 마련하겠습니다.

IP명 A Trainable Neural Network Accelerator with Low Precision Number System
Category Digital Application NPU
실설계면적 4㎛ X 4㎛ 공급 전압 1.1V
IP유형 Hard IP 동작속도 166MHz
검증단계 Simulation 참여공정 SS28-2001
IP개요 5bit, 8bit weight으로 neural network를 training 할 수 있는 training chip입니다.
동일한 NPU core 3개를 사용하여 속도를 향상시켰습니다.
- 레이아웃 사진 -