| IP명 | 외부 커패시터가 없는 이벤트 기반 비동기 방식의 Digtital Low Drop Out 회로 | ||
|---|---|---|---|
| Category | Mixed | Application | PMIC |
| 실설계면적 | 2.5㎛ X 2.5㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 200MHz |
| 검증단계 | Silicon | 참여공정 | HM-2304 |
| IP개요 | 본 IP는 DVFS (Dynamic Voltage Frequency Scaling) 기술에 적용 가능한 외부 커패시터가 없는 이벤트 기반 비동기 방식의 Digital LDO 회로를 제안한다. 저전력 디바이스를 위한 낮은 공급 전원을 제공할 수 있고, 회로 집적도가 높은 DLDO를 구현하여 IoT, 웨어러블 디바이스에 적용하는 것을 목표로 한다. 제안하는 이벤트 기반 비동기 방식의 회로는 회로 동작을 최소화하여 전력 소비를 줄일 수 있고, 출력 전압의 리플을 줄일 수 있다. | ||
- 레이아웃 사진 -
|
|||