Logo

회원가입로그인 facebook naver youtube  

IP Library

홈 | MPW / CDC | IP Library

"한국 반도체산업의 경쟁력"

IDEC에서 설계인력양성의 발판을 마련하겠습니다.

IP명 Design of Interposer-level Integrated Voltage Regulator for High Efficient and Low Power Noise 3D IC
Category Analog Application 3DIC
실설계면적 3800㎛ X 3800㎛ 공급 전압 3.3V
IP유형 Hard IP 동작속도 200MHz
검증단계 Silicon 참여공정 MS180-1902
IP개요 차세대 high performance 3DIC 를 위한 interposer level integrated voltage regulator 연구를 위한 테스트 칩
- 레이아웃 사진 -