| IP명 | Design of Efficient Contents Addressable Memory for On-Chip Memory Application | ||
|---|---|---|---|
| Category | Analog | Application | Memory |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 0.9V |
| IP유형 | Hard IP | 동작속도 | 250MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2301 |
| IP개요 | 기존 10-T CAM 에 대비 low power 로 구동 가능한 효율적인 CAM cell 구조와 match line의 current를 sensing하여 기존보다 더 빠른 속도로 matching 을 판단할 수 있는 sense amplifier를 설계하였다. 해당 CAM 설계 구현을 위해 먼저 데이터를 저장하고 판단하는 64x64 CAM cell array와 데이터의 입출력을 control 하는 block으로 구성된다. 데이터의 입출력을 컨트롤하는 block은 크게 3개로 나눌 수 있는데 먼저, write driver, search driver를 포함하는 x-peri, word line decoder, pre-charge circuit, sense amplifier, address encoder로 구성되어 있는Y-peri가 있으며 clock을 통해 timing을 관제하는 Timing control block으로 구성되어 있다. | ||
- 레이아웃 사진 -
|
|||