| IP명 | DTLS 지원 암호칩 ver3 | ||
|---|---|---|---|
| Category | Digital | Application | 사전연구 |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 3.3V |
| IP유형 | Soft IP | 동작속도 | 100Hz |
| 검증단계 | Simulation | 참여공정 | MS180-1803 |
| IP개요 | 개발하는 SRAM PUF 기반 키 저장소를 지원하 는 DTLS SoC 암호 칩은 데이터의 암호화를 지원하는 부분 으로써, 블록 암호, 해쉬 함수, 공개키 엔지, DRBG, SRAM 기반 키 저장소로 구성 있습니다. 또한 SRAM PUF기반으 로 인증 및 Key 관리의 근본적인 문제를 해결할 수 있다. 입력 데이터 버스를 통해 들어온 데이터는 암호 알고리즘 을 통해 암호화를 수행하고 출력 데이터 버스를 통해 나가 게 되며, 각각의 기능 운영은 Main Control Unit과 Sub Control Unit 으로 구성되어 운영되며, Main Control Unit 은 전체 알고리즘의 I/O에 대한 컨트롤을, Sub Control Unit은 수 행 기능에 대한 암호 코어 제어를 담당하게 된다. 설계 공정은 Digital type으로써 삼성 65nm 공정으로 공급전압 3.3V, 최대동작주파수는 100Mhz 이다. |
||
|
- 레이아웃 사진 -
|
|||