| IP명 | PLL 기반 Integrated full Duplexer | ||
|---|---|---|---|
| Category | Analog | Application | 통신 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8V |
| IP유형 | 동작속도 | 60GHz | |
| 검증단계 | Silicon | 참여공정 | SS65-1703 |
| IP개요 | 통합 전이중 송수신기는 송수신 채널을 통합하여 채널 용량 제한을 증가시킴 송신기-수신기 간의 높은 격리도를 유지하기 위해, 자기 간섭 억제 시스템이 요구됨 위상 동기 루프를 기반으로 한 통합 전이중 송수신기는 임피던스 동기화를 통해 송신기-수신기 간의 높은 격리도를 유지 |
||
|
- 레이아웃 사진 -
|
|||