| IP명 | RISC-V Secure Core를 활용한 보안 SoC 설계 | ||
|---|---|---|---|
| Category | Mixed | Application | 보안 |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 25MHz |
| 검증단계 | FPGA | 참여공정 | SS65-1703 |
| IP개요 | 최근 IoT(Internet of Things) 산업이 급격하게 발전하면서 IoT 시스템의 보안성에 대한 연구가 활발히 진행되고 있다. IoT 시스템의 경우 IoT 특성상 많은 정보가 공유되기 때문에, 보안이 보장되지 않을 경우 개인 사생활 정보의 유출이 가능하여 그 위험성이 보다 심각하다. 따라서, IoT 시스템에 대해 보안이 보장되는 SoC(System on Chip) 설계의 필요성이 대두되고 있다. 이에 본 연구실에서는 ISA(Instruction Set Architecture)의 확장이 가능한 RISC-V Secure Core를 활용하여 보안성을 보장하는 보안 SoC(System on Chip)을 하드웨어로 설계하고자 한다. 본 설계에서는 MPW_S65_1703 공정의 지원을 받아 진행되며, 공급 전압은 1.8V, 최대 동작 주파수는 25Mhz, 설계타입은 Mixed를 사용할 예정이다. |
||
|
- 레이아웃 사진 -
|
|||