| IP명 | 운영체제 지원 및 load store queue가 추가된 프로세서 설계 | ||
|---|---|---|---|
| Category | Mixed | Application | 프로세서 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 0.5, 1.2vV |
| IP유형 | Hard IP | 동작속도 | 48Hz |
| 검증단계 | FPGA | 참여공정 | SS65-1702 |
| IP개요 | 기존 프로세서의 성능 향상을 위하여 Load Store Queue를 추가하였음. 또한 프로세서의 전력 효율성 향상을 위하여 Near Threshold Voltage (NTV)용 standard cell을 이용하여 프로세서를 설계하였음. | ||
|
- 레이아웃 사진 -
|
|||