IP명 Delay line based op-amp를 이용한 time based analog filer Category Mixed Application signal processing 실설계면적 4㎛ X 4㎛ 공급 전압 1.2V IP유형 Hard IP 동작속도 40MHzHz 검증단계 Simulation 참여공정 SS65-1702 IP개요 아날로그 회로를 시간영역을 통해서 구현한 아이디어입니다. - 레이아웃 사진 -
