| IP명 | 2.45 GHz 극저전력 극소형의 특성을 가지는 RFCMOS 수신기개발 | ||
|---|---|---|---|
| Category | Analog | Application | 무선통신용 회로 및 소자개발 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 2.4 E9Hz |
| 검증단계 | Simulation | 참여공정 | SS65-1701 |
| IP개요 | 본 공정을 통하여 이루고자 하는 우리의 목표는 궁극적으로 최적화된 LNA 그리고 mixer, VCO 등을 설계하고 이들을 하나로 integration 시켜서 극저전력의 극소형의 Si 면적을 점유하면서도 우수한 특성을 갖는 RF-front end 개발에 있다. 본 연구실은 그 동안 다른 공정을 이용하여 설계된 RF CMOS 회로 IP 들과 RF device 들의 결과를 바탕으로 실제 실용화 가능한 극저전력 RF CMOS frontend optimization 에 연구의 중심을 두고자 한다. | ||
|
- 레이아웃 사진 -
|
|||