| IP명 | 운영체제를 지원하는 프로세서 설계 | ||
|---|---|---|---|
| Category | Digital | Application | 프로세서 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Soft IP | 동작속도 | 140Hz |
| 검증단계 | FPGA | 참여공정 | SS65-1701 |
| IP개요 | 기존에 설계된 프로세서의 성능 개선과 운영체제 지원을 대비하여 TLB가 구현된 프로세서를 설계하였다. 또한 OS 동작을 위해서는 메모리 용량이 많이 필요하기 때문에, ddr2 메모리를 사용하기 위하여 axi bus 플랫폼으로 core를 이식하고 ddr2 메모리 컨트롤러를 추가하였다. | ||
|
- 레이아웃 사진 -
|
|||