| IP명 | RISC-V를 활용한 CPU Core 설계 | ||
|---|---|---|---|
| Category | Mixed | Application | 보안 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 33MHz |
| 검증단계 | FPGA | 참여공정 | SS65-1701 |
| IP개요 | 최근 클라우딩 컴퓨팅 및 사물인터넷이 발전함에 따라 별도의 라이센스와 로열티 비용을 지불하지 않아도 되는 범용 ISA의 필요성이 대두되고 있다. 대부분의 관련업계에서 사용되는 상용 ISA의 경우 사양이 고정되어 있고, 라이센스와 로열티 비용으로 높은 비용이 필요하여 맞춤형 CPU Core 개발에 알맞지 않기 때문이다. 현재 무료 ISA에서 가장 주목받고 있는 것은 RISC-V로 명령어의 확장이 가능하고 OS 등의 개발환경이 배포되어 있어 맞춤형 Core 설계에 유리하다. 때문에 본 연구실에서는 RISC-V를 활용하여 독자적인 CPU Core를 설계하고자 한다. 본 연구실에서는 해당 설계를 위해 MPW_S65_1701공정을 사용하며, 공급 전압은 1.8v, 최대동작주파수는 50Mhz, 설계 타입은 Mixed를 사용할 예정이다. | ||
|
- 레이아웃 사진 -
|
|||