| IP명 | ADC Assisted SRO Time-to-Digital Converter | ||
|---|---|---|---|
| Category | Analog | Application | 통신 |
| 실설계면적 | 2㎛ X 2㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 4GHz |
| 검증단계 | Silicon | 참여공정 | SS65-1603 |
| IP개요 | 저전력, 높은 시간-해상도를 갖는 시간-디지털 변환기를 설계하기 위해 플래시 아날로그-디지털 변환기와 스위치드 기반 발진기를 혼합한 시간-디지털 변환기를 제안하였다. 기존의 구조와 제안된 구조를 비교 및 분석하였으며 제안한구조에서는 발진기의 링 셀 개수을 줄이고 링 셀의 지연를 늘려 발진기의 소모전력을 기존의 발진기에 비해 82%를 줄였다. 그리고 링 셀의 지연을 통해 늘어난 양자화 잡음은 아날로그-디지털 변환기를 통해 기존의 구조와 비슷한 시간-해상도 성능을 갖으면서도 총 소모 전력은 45% 감소 된 저전력 고해상도를 갖는 시간-디지털 변환기를 설계 할 수 있었다. |
||
|
- 레이아웃 사진 -
|
|||