| IP명 | Wide-Range PLL using Cell-Based Design Flow | ||
|---|---|---|---|
| Category | Analog | Application | 1.2 |
| 실설계면적 | 3.992㎛ X 3.992㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 8GHz |
| 검증단계 | Simulation | 참여공정 | SS65-1603 |
| IP개요 | digital 설계 기법으로 많이 활용되는 Cell-Based Design flow를 digital PLL을 설계하였다. 설계에는 이번에 IDEC을 통해 배포한 Analog Cell Library가 사용되었으며, Library를 활용하여 Two-point modulation이 탑재된 PLL RF-Transmitter, Adaptive Bandwidth Hybrid PLL, wide range PLL을 설계하였다. | ||
|
- 레이아웃 사진 -
|
|||