| IP명 | Low-Cost Extensible Deep Learning-Specific Instruction Set Architecture Processor | ||
|---|---|---|---|
| Category | Digital | Application | Neural network-based deep learning accelerator |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 3.3V |
| IP유형 | Hard IP | 동작속도 | 100000000Hz |
| 검증단계 | Simulation | 참여공정 | SS65-1602 |
| IP개요 | 본 IP는 기본적으로 neural network 기반의 inference를 가속화하는 하드웨어이다. 나아가 다양한 구조의 neural network algorithm을 수행할 수 있도록, 해당 칩을 여러 개 연동하여 복잡도가 높은 network도 주어진 time specification 내에 수행 가능케 하였다. 이를 위하여 neural network 데이터 처리를 위한 simple core instruction architecture와 neural network 단위 연산을 수행하는 complex core instruction set architecture을 독립적으로 개발하였으며, 나아가 복잡한 convolution 연산의 전력 소모를 줄이기 위하여 중간 결과 값을 재활용하는 새로운 convolution 연산 유닛을 제안한다. | ||
|
- 레이아웃 사진 -
|
|||