| IP명 | 0.25V 문턱전압 이하 CMOS voltage reference | ||
|---|---|---|---|
| Category | Analog | Application | 아날로그 회로 |
| 실설계면적 | 0.18㎛ X 0.07㎛ | 공급 전압 | 250~500mV |
| IP유형 | Hard IP | 동작속도 | 1MHz |
| 검증단계 | Simulation | 참여공정 | SS65-1602 |
| IP개요 | 휴대용 장치의 배터리 효율 증가, VLSI 칩의 파워 감소 등을 실현하기에 가장 효율적인 방법은 저 전압에서 동작하도록 하는 것이다. 최근에 문턱전압 이하에서 동작하는 180mV fast Fourier transform processor, 200mV SRAM 같은 VLSI 회로들이 나오고 있다. 이러한 많은 VLSI 칩들이 정확하고 안정적으로 공급할 수 있는 기준 전압 회로를 필요로 한다. 기준 전압 발생 회로가 다양한 방법으로 구현되어 있지만, 제안된 회로들은 문턱전압의 이하에서의 공급전압으로 동작을 할 수가 없다. BGR은 높은 정확성 때문에 가장 흔하게 쓰이는 회로이다. BGR은 CMOS 기술에 기생 수직 바이폴라 접합 트랜지스터를 이용하여 구현된다. BGR 회로는 1.4V보다 높은 공급전압에서 온도와 무관한 약 1.2V 정도의 전압을 생성한다. 전원 공급을 줄이기 위해서 1V 이하에서 동작하는 몇몇의 기술도 제안되고 있다. 그 중 BGR의 공급전압이 0.75 V 까지 내려갔다. 하지만 BGR의 최소 공급전압은 p-n 접합의 순방향 전압인 0.7V 보다 이하로 내려 갈 수 없기 때문에 더 이하로 내려가는 것은 힘들어 보인다. 다른 방법으로는 BGR의 p-n 접합을 다이오드 연결된 nMOS 트랜지스터를 이용하는 것이다. 다이오드 연결된 nMOS 트랜지스터를 쓰게 되면 p-n 접합 다이오드보다 낮은 전압(문턱전압 이하)에서 동작이 가능하기 때문이다. 따라서 CMOS Voltage reference의 공급전압은 0.45V 까지 감소할 수 있다. 본 설계에서는 250mV 에서 동작 가능한 CMOS voltage reference 회로를 제안하였다 |
||
|
- 레이아웃 사진 -
|
|||